source: Deliverables/D4.1/ASMInterpret.ml @ 444

Last change on this file since 444 was 444, checked in by mulligan, 9 years ago

Got Test.native to compile. Added functions for exporting intel hex format records to a file.

File size: 76.1 KB
Line 
1open BitVectors;;
2open Physical;;
3open ASM;;
4open Pretty;;
5open IntelHex;;
6open Util;;
7open Parser;;
8
9exception Fetch_exception of string;;
10exception CodeTooLarge;;
11exception Halt;;
12
13type time = int;;
14type line = [ `P1 of byte
15            | `P3 of byte
16            | `SerialBuff of [ `Eight of byte | `Nine of BitVectors.bit * byte ]];;
17
18let string_of_line =
19  function
20  `P1 b ->
21    "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n" ^
22      "P1 OUTPUT: " ^ hex_string_of_vect b ^ "\n" ^
23      "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n"
24    | `P3 b ->
25      "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n" ^
26        "P2 OUTPUT: " ^ hex_string_of_vect b ^ "\n" ^
27        "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n"
28    | `SerialBuff (`Eight b) ->
29      "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n" ^
30        "SERIAL 8b OUTPUT: " ^ string_of_vect b ^ "\n" ^
31        "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n"
32    | `SerialBuff (`Nine (b, b')) ->
33      "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n" ^
34        "SERIAL 9b OUTPUT: " ^
35        (let i = int_of_vect b' in
36         if b then
37           string_of_int (128 + i)
38         else
39           string_of_int i) ^
40        "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n"
41
42(* In:  reception time, line of input, new continuation,
43   Out: transmission time, output line, expected duration until reply,
44        new continuation.
45*)
46
47type epsilon = int
48
49type continuation =
50  [`In of time * line * epsilon * continuation] option *
51    [`Out of (time -> line -> time * continuation)]
52
53let rec debug_continuation =
54  (Some (`In (1, (`SerialBuff (`Eight (vect_of_int 5 `Eight))), 0, debug_continuation))), `Out (
55    fun time line ->
56      let _ = prerr_endline <*> string_of_line $ line in
57      (time + 1),debug_continuation)
58   
59(* no differentiation between internal and external code memory *)
60type status =
61{
62  (* Memory *)
63  code_memory: WordMap.map;        (* can be reduced *)
64  low_internal_ram: Byte7Map.map;
65  high_internal_ram: Byte7Map.map;
66  external_ram: WordMap.map;
67
68  (* Program counter *)
69  pc: word;
70
71  (* SFRs *)
72  sp: byte;
73  dpl: byte;
74  dph: byte;
75  pcon: byte;
76  tcon: byte;
77  tmod: byte;
78  tl0: byte;
79  tl1: byte;
80  th0: byte;
81  th1: byte;
82  p1: byte;
83  scon: byte;
84  sbuf: byte;
85  ie: byte;
86  p3: byte;
87  ip: byte;
88  psw: byte;
89  acc: byte;
90  b: byte;
91  t2con: byte;   (* 8052 only *)
92  rcap2l: byte;  (* 8052 only *)
93  rcap2h: byte;  (* 8052 only *)
94  tl2: byte;     (* 8052 only *)
95  th2: byte;     (* 8052 only *)
96
97  (* Latches for the output lines *)
98  p1_latch: byte;
99  p3_latch: byte;
100
101  (* Fields for tracking the state of the processor. *)
102 
103  (* IO specific *)
104  previous_p1_val: bool;
105  previous_p3_val: bool;
106
107  serial_epsilon_out: epsilon option;
108  serial_epsilon_in: epsilon option;
109
110  io_epsilon: epsilon;
111
112  serial_v_in: [`Eight of byte | `Nine of (BitVectors.bit * byte) ] option;
113  serial_v_out: [`Eight of byte | `Nine of (BitVectors.bit * byte) ] option;
114
115  serial_k_out: continuation option;
116
117  io: continuation;
118  expected_out_time: [ `None | `Now | `At of time ];
119
120  (* Timer and clock specific *)
121  clock: time;
122  timer0: word;
123  timer1: word;
124  timer2: word;  (* can be missing *)
125
126  esi_running: bool;
127  t0i_running: bool;
128  t1i_running: bool;
129  e0i_running: bool;
130  e1i_running: bool;
131  es_running: bool;
132}
133
134(* Try to understand what DEC really does!!! *)
135(* Try to understand I/O *)
136let get_sfr status addr from_latch =
137  match int_of_vect addr with
138    (* I/O and timer ports *)
139      0x80 -> assert false (* P0 not modeled *)
140    | 0x90 ->
141      if from_latch then
142        status.p1_latch
143      else status.p1
144    | 0xA0 -> assert false (* P2 not modeled *)
145    | 0xB0 ->
146      if from_latch then
147        status.p3_latch
148      else status.p3
149    | 0x99 -> status.sbuf
150    | 0x8A -> status.tl0
151    | 0x8B -> status.tl1
152    | 0x8C -> status.th0
153    | 0x8D -> status.th1
154    | 0xC8 -> status.t2con
155    | 0xCA -> status.rcap2l
156    | 0xCB -> status.rcap2h
157    | 0xCC -> status.tl2
158    | 0xCD -> status.th2
159
160  (* control ports *)
161    | 0x87 -> status.pcon
162    | 0x88 -> status.tcon
163    | 0x89 -> status.tmod
164    | 0x98 -> status.scon
165    | 0xA8 -> status.ie
166    | 0xB8 -> status.ip
167     
168  (* registers *)
169    | 0x81 -> status.sp
170    | 0x82 -> status.dpl
171    | 0x83 -> status.dph
172    | 0xD0 -> status.psw
173    | 0xE0 -> status.acc
174    | 0xF0 -> status.b
175    | _ -> assert false
176;;
177
178(* Try to understand I/O *)
179let set_sfr status addr v =
180  match int_of_vect addr with
181    (* I/O and timer ports *)
182      0x80 -> assert false (* P0 not modeled *)
183    | 0x90 -> { status with p1 = v; p1_latch = v }
184    | 0xA0 -> assert false (* P2 not modeled *)
185    | 0xB0 -> { status with p3 = v; p3_latch = v }
186    | 0x99 ->
187      if status.expected_out_time = `None then
188        { status with sbuf = v; expected_out_time = `Now }
189      else
190        (* a real assert false: trying to initiate a transmission whilst one is still active *)
191        assert false
192    | 0x8A -> { status with tl0 = v }
193    | 0x8B -> { status with tl1 = v }
194    | 0x8C -> { status with th0 = v }
195    | 0x8D -> { status with th1 = v }
196    | 0xC8 -> { status with t2con = v }
197    | 0xCA -> { status with rcap2l = v }
198    | 0xCB -> { status with rcap2h = v }
199    | 0xCD -> { status with tl2 = v }
200    | 0xCE -> { status with th2 = v }
201
202    (* control ports *)
203    | 0x87 -> { status with pcon = v }
204    | 0x88 -> { status with tcon = v }
205    | 0x89 -> { status with tmod = v }
206    | 0x98 -> { status with scon = v }
207    | 0xA8 -> { status with ie = v }
208    | 0xB8 -> { status with ip = v }
209     
210    (* registers *)
211    | 0x81 -> { status with sp = v }
212    | 0x82 -> { status with dpl = v }
213    | 0x83 -> { status with dph = v }
214    | 0xD0 -> { status with psw = v }
215    | 0xE0 -> { status with acc = v }
216    | 0xF0 -> { status with b = v }
217    | _ -> assert false
218;;
219
220let initialize = {
221  code_memory = WordMap.empty;
222  low_internal_ram = Byte7Map.empty;
223  high_internal_ram = Byte7Map.empty;
224  external_ram = WordMap.empty;
225 
226  pc = zero `Sixteen;
227 
228  sp = vect_of_int 7 `Eight;
229  dpl = zero `Eight;
230  dph = zero `Eight;
231  pcon = zero `Eight;
232  tcon = zero `Eight;
233  tmod = zero `Eight;
234  tl0 = zero `Eight;
235  tl1 = zero `Eight;
236  th0 = zero `Eight;
237  th1 = zero `Eight;
238  p1 = zero `Eight;
239  p1_latch = zero `Eight;
240  scon = zero `Eight;
241  sbuf = zero `Eight;
242  ie = zero `Eight;
243  p3 = zero `Eight;
244  p3_latch = zero `Eight;
245  ip = zero `Eight;
246  psw = zero `Eight;
247  acc = zero `Eight;
248  b = zero `Eight;
249  t2con = zero `Eight;
250  rcap2l = zero `Eight;
251  rcap2h = zero `Eight;
252  tl2 = zero `Eight;
253  th2 = zero `Eight;
254
255  previous_p1_val = false;
256  previous_p3_val = false;
257
258  serial_v_in = None;
259  serial_v_out = None;
260  serial_epsilon_in = None;
261  serial_epsilon_out = None;
262  serial_k_out = None;
263
264  io_epsilon = 5;
265
266  clock = 0;
267  timer0 = zero `Sixteen;
268  timer1 = zero `Sixteen;
269  timer2 = zero `Sixteen;
270
271  expected_out_time = `None;
272
273  io = debug_continuation; (* a real assert false: unprepared for i/o *)
274
275  (* Initially no interrupts are executing *)
276  esi_running = false;
277  t0i_running = false;
278  t1i_running = false;
279  e0i_running = false;
280  e1i_running = false;
281  es_running = false;
282}
283
284let get_cy_flag status =
285  let (cy,_,_,_),(_,_,_,_) = bits_of_byte status.psw in cy
286let get_ac_flag status =
287  let (_,ac,_,_),(_,_,_,_) = bits_of_byte status.psw in ac
288let get_fo_flag status =
289  let (_,_,fo,_),(_,_,_,_) = bits_of_byte status.psw in fo
290let get_rs1_flag status =
291  let (_,_,_,rs1),(_,_,_,_) = bits_of_byte status.psw in rs1
292let get_rs0_flag status =
293  let (_,_,_,_),(rs0,_,_,_) = bits_of_byte status.psw in rs0
294let get_ov_flag status =
295  let (_,_,_,_),(_,ov,_,_) = bits_of_byte status.psw in ov
296let get_ud_flag status =
297  let (_,_,_,_),(_,_,ud,_) = bits_of_byte status.psw in ud
298let get_p_flag status =
299  let (_,_,_,_),(_,_,_,p) = bits_of_byte status.psw in p
300
301let get_address_of_register status (b1,b2,b3) =
302  let bu,_bl = from_byte status.psw in
303  let (_,_,rs1,rs0) = from_nibble bu in
304  let base =
305    match rs1,rs0 with
306        false,false -> 0x00
307      | false,true  -> 0x08
308      | true,false  -> 0x10
309      | true,true   -> 0x18
310  in
311  vect_of_int (base + int_of_vect (mk_nibble false b1 b2 b3)) `Seven
312;;
313
314let get_register status reg =
315  let addr = get_address_of_register status reg in
316  Byte7Map.find addr status.low_internal_ram
317;;
318
319let string_of_status status =   
320  let acc_str = (string_of_int <*> int_of_vect $ status.acc) ^ " (" ^ string_of_vect status.acc ^ ")" in
321  let b_str   = (string_of_int <*> int_of_vect $ status.b) ^ " (" ^ string_of_vect status.b ^ ")" in
322  let psw_str = (string_of_int <*> int_of_vect $ status.psw) ^ " (" ^ string_of_vect status.psw ^ ")" in
323  let sp_str  = (string_of_int <*> int_of_vect $ status.sp) ^ " (" ^ string_of_vect status.sp ^ ")" in
324  let ip_str  = (string_of_int <*> int_of_vect $ status.ip) ^ " (" ^ string_of_vect status.ip ^ ")" in
325  let pc_str  = (string_of_int <*> int_of_vect $ status.pc) ^ " (" ^ string_of_vect status.pc ^ ")" in
326  let dpl_str = (string_of_int <*> int_of_vect $ status.dpl) ^ " (" ^ string_of_vect status.dpl ^ ")" in
327  let dph_str = (string_of_int <*> int_of_vect $ status.dph) ^ " (" ^ string_of_vect status.dph ^ ")" in
328  let scn_str = (string_of_int <*> int_of_vect $ status.scon) ^ " (" ^ string_of_vect status.scon ^ ")" in
329  let sbf_str = (string_of_int <*> int_of_vect $ status.sbuf) ^ " (" ^ string_of_vect status.sbuf ^ ")" in
330  let tcn_str = (string_of_int <*> int_of_vect $ status.tcon) ^ " (" ^ string_of_vect status.tcon ^ ")" in
331  let tmd_str = (string_of_int <*> int_of_vect $ status.tmod) ^ " (" ^ string_of_vect status.tmod ^ ")" in
332  let r0_str  = (string_of_int <*> int_of_vect $ get_register status (false, false, false)) ^ " (" ^ (string_of_vect $ get_register status (false, false, false)) ^ ")" in
333  let r1_str  = (string_of_int <*> int_of_vect $ get_register status (false, false, true)) ^ " (" ^ (string_of_vect $ get_register status (false, false, true)) ^ ")" in
334  let r2_str  = (string_of_int <*> int_of_vect $ get_register status (false, true, false)) ^ " (" ^ (string_of_vect $ get_register status (false, true, false)) ^ ")" in
335  let r3_str  = (string_of_int <*> int_of_vect $ get_register status (false, true, true)) ^ " (" ^ (string_of_vect $ get_register status (false, true, true)) ^ ")" in
336  let r4_str  = (string_of_int <*> int_of_vect $ get_register status (true, false, false)) ^ " (" ^ (string_of_vect $ get_register status (true, false, false)) ^ ")" in
337  let r5_str  = (string_of_int <*> int_of_vect $ get_register status (true, false, true)) ^ " (" ^ (string_of_vect $ get_register status (true, false, true)) ^ ")" in
338  let r6_str  = (string_of_int <*> int_of_vect $ get_register status (true, true, false)) ^ " (" ^ (string_of_vect $ get_register status (true, true, false)) ^ ")" in
339  let r7_str  = (string_of_int <*> int_of_vect $ get_register status (true, true, true)) ^ " (" ^ (string_of_vect $ get_register status (true, true, true)) ^ ")" in
340    "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n" ^
341    " Processor status:                               \n" ^
342    "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n" ^
343    "   ACC : " ^ acc_str ^ "\n"                          ^
344    "   B   : " ^ b_str   ^ "\n"                          ^
345    "   PSW : " ^ psw_str ^ "\n"                          ^
346    "    with flags set as                            \n" ^
347    "     CY  : " ^ (string_of_bool <*> get_cy_flag $ status) ^ "\n" ^
348    "     AC  : " ^ (string_of_bool <*> get_ac_flag $ status) ^ "\n" ^
349    "     FO  : " ^ (string_of_bool <*> get_fo_flag $ status) ^ "\n" ^
350    "     RS1 : " ^ (string_of_bool <*> get_rs1_flag $ status) ^ "\n" ^
351    "     RS0 : " ^ (string_of_bool <*> get_rs0_flag $ status) ^ "\n" ^
352    "     OV  : " ^ (string_of_bool <*> get_ov_flag $ status) ^ "\n" ^
353    "     UD  : " ^ (string_of_bool <*> get_ud_flag $ status) ^ "\n" ^
354    "     P   : " ^ (string_of_bool <*> get_p_flag $ status) ^ "\n" ^
355    "   SP  : " ^ sp_str  ^ "\n"                          ^
356    "   IP  : " ^ ip_str  ^ "\n"                          ^
357    "   PC  : " ^ pc_str  ^ "\n"                          ^
358    "   DPL : " ^ dpl_str ^ "\n"                          ^
359    "   DPH : " ^ dph_str ^ "\n"                          ^
360    "   SCON: " ^ scn_str ^ "\n"                          ^
361    "   SBUF: " ^ sbf_str ^ "\n"                          ^
362    "   TMOD: " ^ tmd_str ^ "\n"                          ^
363    "   TCON: " ^ tcn_str ^ "\n"                          ^
364    "   Registers:                                    \n" ^
365    "    R0 : " ^ r0_str  ^ "\n"                          ^
366    "    R1 : " ^ r1_str  ^ "\n"                          ^
367    "    R2 : " ^ r2_str  ^ "\n"                          ^
368    "    R3 : " ^ r3_str  ^ "\n"                          ^
369    "    R4 : " ^ r4_str  ^ "\n"                          ^
370    "    R5 : " ^ r5_str  ^ "\n"                          ^
371    "    R6 : " ^ r6_str  ^ "\n"                          ^
372    "    R7 : " ^ r7_str  ^ "\n"                          ^
373    "-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-\n"
374
375(* timings taken from SIEMENS *)
376
377let fetch pmem pc =
378  let next pc =
379    let _carry, res = half_add pc (vect_of_int 1 `Sixteen) in
380    res, WordMap.find pc pmem
381  in
382  let pc,instr = next pc in
383  let un, ln = from_byte instr in
384  let bits = (from_nibble un, from_nibble ln) in
385  match bits with
386      (a10,a9,a8,true),(false,false,false,true) ->
387        let pc,b1 = next pc in
388        `ACALL (`ADDR11 (mk_word11 a10 a9 a8 b1)), pc, 2
389    | (false,false,true,false),(true,r1,r2,r3) ->
390      `ADD (`A,`REG (r1,r2,r3)), pc, 1
391    | (false,false,true,false),(false,true,false,true) ->
392      let pc,b1 = next pc in
393      `ADD (`A,`DIRECT b1), pc, 1
394    | (false,false,true,false),(false,true,true,i1) ->
395      `ADD (`A,`INDIRECT i1), pc, 1
396    | (false,false,true,false),(false,true,false,false) ->
397      let pc,b1 = next pc in
398      `ADD (`A,`DATA b1), pc, 1
399    | (false,false,true,true),(true,r1,r2,r3) ->
400      `ADDC (`A,`REG (r1,r2,r3)), pc, 1
401    | (false,false,true,true),(false,true,false,true) ->
402      let pc,b1 = next pc in
403      `ADDC (`A,`DIRECT b1), pc, 1
404    | (false,false,true,true),(false,true,true,i1) ->
405      `ADDC (`A,`INDIRECT i1), pc, 1
406    | (false,false,true,true),(false,true,false,false) ->
407      let pc,b1 = next pc in
408      `ADDC (`A,`DATA b1), pc, 1
409    | (a10,a9,a8,false),(false,false,false,true) ->
410      let pc,b1 = next pc in
411      `AJMP (`ADDR11 (mk_word11 a10 a9 a8 b1)), pc, 2
412    | (false,true,false,true),(true,r1,r2,r3) ->
413      `ANL (`U1 (`A, `REG (r1,r2,r3))), pc, 1
414    | (false,true,false,true),(false,true,false,true) ->
415      let pc,b1 = next pc in
416      `ANL (`U1 (`A, `DIRECT b1)), pc, 1
417    | (false,true,false,true),(false,true,true,i1) ->
418      `ANL (`U1 (`A, `INDIRECT i1)), pc, 1
419    | (false,true,false,true),(false,true,false,false) ->
420      let pc,b1 = next pc in
421      `ANL (`U1 (`A, `DATA b1)), pc, 1
422    | (false,true,false,true),(false,false,true,false) ->
423      let pc,b1 = next pc in
424      `ANL (`U2 (`DIRECT b1,`A)), pc, 1
425    | (false,true,false,true),(false,false,true,true) ->
426      let pc,b1 = next pc in
427      let pc,b2 = next pc in
428      `ANL (`U2 (`DIRECT b1,`DATA b2)), pc, 2
429    | (true,false,false,false),(false,false,true,false) ->
430      let pc,b1 = next pc in
431      `ANL (`U3 (`C,`BIT b1)), pc, 2
432    | (true,false,true,true),(false,false,false,false) ->
433      let pc,b1 = next pc in
434      `ANL (`U3 (`C,`NBIT b1)), pc, 2
435    | (true,false,true,true),(false,true,false,true) ->
436      let pc,b1 = next pc in
437      let pc,b2 = next pc in
438      `CJNE (`U1 (`A, `DIRECT b1), `REL b2), pc, 2
439    | (true,false,true,true),(false,true,false,false) ->
440      let pc,b1 = next pc in
441      let pc,b2 = next pc in
442      `CJNE (`U1 (`A, `DATA b1), `REL b2), pc, 2
443    | (true,false,true,true),(true,r1,r2,r3) ->
444      let pc,b1 = next pc in
445      let pc,b2 = next pc in
446      `CJNE (`U2 (`REG(r1,r2,r3), `DATA b1), `REL b2), pc, 2
447    | (true,false,true,true),(false,true,true,i1) ->
448      let pc,b1 = next pc in
449      let pc,b2 = next pc in
450      `CJNE (`U2 (`INDIRECT i1, `DATA b1), `REL b2), pc, 2
451    | (true,true,true,false),(false,true,false,false) ->
452      `CLR `A, pc, 1
453    | (true,true,false,false),(false,false,true,true) ->
454      `CLR `C, pc, 1
455    | (true,true,false,false),(false,false,true,false) ->
456      let pc,b1 = next pc in
457      `CLR (`BIT b1), pc, 1
458    | (true,true,true,true),(false,true,false,false) ->
459      `CPL `A, pc, 1
460    | (true,false,true,true),(false,false,true,true) ->
461      `CPL `C, pc, 1
462    | (true,false,true,true),(false,false,true,false) ->
463      let pc,b1 = next pc in
464      `CPL (`BIT b1), pc, 1
465    | (true,true,false,true),(false,true,false,false) ->
466      `DA `A, pc, 1
467    | (false,false,false,true),(false,true,false,false) ->
468      `DEC `A, pc, 1
469    | (false,false,false,true),(true,r1,r2,r3) ->
470      `DEC (`REG(r1,r2,r3)), pc, 1
471    | (false,false,false,true),(false,true,false,true) ->
472      let pc,b1 = next pc in
473      `DEC (`DIRECT b1), pc, 1
474    | (false,false,false,true),(false,true,true,i1) ->
475      `DEC (`INDIRECT i1), pc, 1
476    | (true,false,false,false),(false,true,false,false) ->
477      `DIV (`A, `B), pc, 4
478    | (true,true,false,true),(true,r1,r2,r3) ->
479      let pc,b1 = next pc in
480      `DJNZ (`REG(r1,r2,r3), `REL b1), pc, 2
481    | (true,true,false,true),(false,true,false,true) ->
482      let pc,b1 = next pc in
483      let pc,b2 = next pc in
484      `DJNZ (`DIRECT b1, `REL b2), pc, 2
485    | (false,false,false,false),(false,true,false,false) ->
486      `INC `A, pc, 1
487    | (false,false,false,false),(true,r1,r2,r3) ->
488      `INC (`REG(r1,r2,r3)), pc, 1
489    | (false,false,false,false),(false,true,false,true) ->
490      let pc,b1 = next pc in
491      `INC (`DIRECT b1), pc, 1
492    | (false,false,false,false),(false,true,true,i1) ->
493      `INC (`INDIRECT i1), pc, 1
494    | (true,false,true,false),(false,false,true,true) ->
495      `INC `DPTR, pc, 2
496    | (false,false,true,false),(false,false,false,false) ->
497      let pc,b1 = next pc in
498      let pc,b2 = next pc in
499      `JB (`BIT b1, `REL b2), pc, 2
500    | (false,false,false,true),(false,false,false,false) ->
501      let pc,b1 = next pc in
502      let pc,b2 = next pc in
503      `JBC (`BIT b1, `REL b2), pc, 2
504    | (false,true,false,false),(false,false,false,false) ->
505      let pc,b1 = next pc in
506      `JC (`REL b1), pc, 2
507    | (false,true,true,true),(false,false,true,true) ->
508      `JMP `IND_DPTR, pc, 2
509    | (false,false,true,true),(false,false,false,false) ->
510      let pc,b1 = next pc in
511      let pc,b2 = next pc in
512      `JNB (`BIT b1, `REL b2), pc, 2
513    | (false,true,false,true),(false,false,false,false) ->
514      let pc,b1 = next pc in
515      `JNC (`REL b1), pc, 2
516    | (false,true,true,true),(false,false,false,false) ->
517      let pc,b1 = next pc in
518      `JNZ (`REL b1), pc, 2
519    | (false,true,true,false),(false,false,false,false) ->
520      let pc,b1 = next pc in
521      `JZ (`REL b1), pc, 2
522    | (false,false,false,true),(false,false,true,false) ->
523      let pc,b1 = next pc in
524      let pc,b2 = next pc in
525      `LCALL (`ADDR16 (mk_word b1 b2)), pc, 2
526    | (false,false,false,false),(false,false,true,false) ->
527      let pc,b1 = next pc in
528      let pc,b2 = next pc in
529      `LJMP (`ADDR16 (mk_word b1 b2)), pc, 2
530   | (true,true,true,false),(true,r1,r2,r3) ->
531         `MOV (`U1 (`A, `REG(r1,r2,r3))), pc, 1
532   | (true,true,true,false),(false,true,false,true) ->
533       let pc,b1 = next pc in
534         `MOV (`U1 (`A, `DIRECT b1)), pc, 1
535   | (true,true,true,false),(false,true,true,i1) ->
536         `MOV (`U1 (`A, `INDIRECT i1)), pc, 1
537   | (false,true,true,true),(false,true,false,false) ->
538       let pc,b1 = next pc in
539         `MOV (`U1 (`A, `DATA b1)), pc, 1
540   | (true,true,true,true),(true,r1,r2,r3) ->
541         `MOV (`U2 (`REG(r1,r2,r3), `A)), pc, 1
542   | (true,false,true,false),(true,r1,r2,r3) ->
543       let pc,b1 = next pc in
544         `MOV (`U2 (`REG(r1,r2,r3), (`DIRECT b1))), pc, 2
545   | (false,true,true,true),(true,r1,r2,r3) ->
546       let pc,b1 = next pc in
547         `MOV (`U2 (`REG(r1,r2,r3), (`DATA b1))), pc, 1
548   | (true,true,true,true),(false,true,false,true) ->
549       let pc,b1 = next pc in
550         `MOV (`U3 (`DIRECT b1, `A)), pc, 1
551   | (true,false,false,false),(true,r1,r2,r3) ->
552       let pc,b1 = next pc in
553         `MOV (`U3 (`DIRECT b1, `REG(r1,r2,r3))), pc, 2
554   | (true,false,false,false),(false,true,false,true) ->
555       let pc,b1 = next pc in
556       let pc,b2 = next pc in
557         `MOV (`U3 (`DIRECT b1, `DIRECT b2)), pc, 2
558   | (true,false,false,false),(false,true,true,i1) ->
559       let pc,b1 = next pc in
560         `MOV (`U3 (`DIRECT b1, `INDIRECT i1)), pc, 2
561   | (false,true,true,true),(false,true,false,true) ->
562       let pc,b1 = next pc in
563       let pc,b2 = next pc in
564         `MOV (`U3 (`DIRECT b1, `DATA b2)), pc, 3
565   | (true,true,true,true),(false,true,true,i1) ->
566         `MOV (`U2 (`INDIRECT i1, `A)), pc, 1
567   | (true,false,true,false),(false,true,true,i1) ->
568       let pc,b1 = next pc in
569         `MOV (`U2 (`INDIRECT i1, `DIRECT b1)), pc, 2
570   | (false,true,true,true),(false,true,true,i1) ->
571       let pc,b1 = next pc in
572         `MOV (`U2 (`INDIRECT i1, `DATA b1)), pc, 1
573   | (true,false,true,false),(false,false,true,false) ->
574       let pc,b1 = next pc in
575         `MOV (`U5 (`C, `BIT b1)), pc, 1
576   | (true,false,false,true),(false,false,true,false) ->
577       let pc,b1 = next pc in
578         `MOV (`U6 (`BIT b1, `C)), pc, 2
579   | (true,false,false,true),(false,false,false,false) ->
580       let pc,b1 = next pc in
581       let pc,b2 = next pc in
582         `MOV (`U4 (`DPTR, `DATA16(mk_word b1 b2))), pc, 2
583   | (true,false,false,true),(false,false,true,true) ->
584         `MOVC (`A, `A_DPTR), pc, 2
585   | (true,false,false,false),(false,false,true,true) ->
586         `MOVC (`A, `A_PC), pc, 2
587   | (true,true,true,false),(false,false,true,i1) ->
588         `MOVX (`U1 (`A, `EXT_INDIRECT i1)), pc, 2
589   | (true,true,true,false),(false,false,false,false) ->
590         `MOVX (`U1 (`A, `EXT_IND_DPTR)), pc, 2
591   | (true,true,true,true),(false,false,true,i1) ->
592         `MOVX (`U2 (`EXT_INDIRECT i1, `A)), pc, 2
593   | (true,true,true,true),(false,false,false,false) ->
594         `MOVX (`U2 (`EXT_IND_DPTR, `A)), pc, 2
595   | (true,false,true,false),(false,true,false,false) ->
596         `MUL(`A, `B), pc, 4
597   | (false,false,false,false),(false,false,false,false) ->
598         `NOP, pc, 1
599   | (false,true,false,false),(true,r1,r2,r3) ->
600         `ORL (`U1(`A, `REG(r1,r2,r3))), pc, 1
601   | (false,true,false,false),(false,true,false,true) ->
602       let pc,b1 = next pc in
603         `ORL (`U1(`A, `DIRECT b1)), pc, 1
604   | (false,true,false,false),(false,true,true,i1) ->
605         `ORL (`U1(`A, `INDIRECT i1)), pc, 1
606   | (false,true,false,false),(false,true,false,false) ->
607       let pc,b1 = next pc in
608         `ORL (`U1(`A, `DATA b1)), pc, 1
609   | (false,true,false,false),(false,false,true,false) ->
610       let pc,b1 = next pc in
611         `ORL (`U2(`DIRECT b1, `A)), pc, 1
612   | (false,true,false,false),(false,false,true,true) ->
613       let pc,b1 = next pc in
614       let pc,b2 = next pc in
615         `ORL (`U2 (`DIRECT b1, `DATA b2)), pc, 2
616   | (false,true,true,true),(false,false,true,false) ->
617       let pc,b1 = next pc in
618         `ORL (`U3 (`C, `BIT b1)), pc, 2
619   | (true,false,true,false),(false,false,false,false) ->
620       let pc,b1 = next pc in
621         `ORL (`U3 (`C, `NBIT b1)), pc, 2
622   | (true,true,false,true),(false,false,false,false) ->
623       let pc,b1 = next pc in
624         `POP (`DIRECT b1), pc, 2
625   | (true,true,false,false),(false,false,false,false) ->
626       let pc,b1 = next pc in
627         `PUSH (`DIRECT b1), pc, 2
628   | (false,false,true,false),(false,false,true,false) ->
629         `RET, pc, 2
630   | (false,false,true,true),(false,false,true,false) ->
631         `RETI, pc, 2
632   | (false,false,true,false),(false,false,true,true) ->
633         `RL `A, pc, 1
634   | (false,false,true,true),(false,false,true,true) ->
635         `RLC `A, pc, 1
636   | (false,false,false,false),(false,false,true,true) ->
637         `RR `A, pc, 1
638   | (false,false,false,true),(false,false,true,true) ->
639         `RRC `A, pc, 1
640   | (true,true,false,true),(false,false,true,true) ->
641         `SETB `C, pc, 1
642   | (true,true,false,true),(false,false,true,false) ->
643       let pc,b1 = next pc in
644         `SETB (`BIT b1), pc, 1
645   | (true,false,false,false),(false,false,false,false) ->
646       let pc,b1 = next pc in
647         `SJMP (`REL b1), pc, 2
648   | (true,false,false,true),(true,r1,r2,r3) ->
649       `SUBB (`A, `REG(r1,r2,r3)), pc, 1
650   | (true,false,false,true),(false,true,false,true) ->
651       let pc,b1 = next pc in
652         `SUBB (`A, `DIRECT b1), pc, 1
653   | (true,false,false,true),(false,true,true,i1) ->
654         `SUBB (`A, `INDIRECT i1), pc, 1
655   | (true,false,false,true),(false,true,false,false) ->
656       let pc,b1 = next pc in
657         `SUBB (`A, `DATA b1), pc, 1
658   | (true,true,false,false),(false,true,false,false) ->
659         `SWAP `A, pc, 1
660   | (true,true,false,false),(true,r1,r2,r3) ->
661         `XCH (`A, `REG(r1,r2,r3)), pc, 1
662   | (true,true,false,false),(false,true,false,true) ->
663       let pc,b1 = next pc in
664         `XCH (`A, `DIRECT b1), pc, 1
665   | (true,true,false,false),(false,true,true,i1) ->
666         `XCH (`A, `INDIRECT i1), pc, 1
667   | (true,true,false,true),(false,true,true,i1) ->
668         `XCHD(`A, `INDIRECT i1), pc, 1
669   | (false,true,true,false),(true,r1,r2,r3) ->
670         `XRL(`U1(`A, `REG(r1,r2,r3))), pc, 1
671   | (false,true,true,false),(false,true,false,true) ->
672       let pc,b1 = next pc in
673         `XRL(`U1(`A, `DIRECT b1)), pc, 1
674   | (false,true,true,false),(false,true,true,i1) ->
675         `XRL(`U1(`A, `INDIRECT i1)), pc, 1
676   | (false,true,true,false),(false,true,false,false) ->
677       let pc,b1 = next pc in
678         `XRL(`U1(`A, `DATA b1)), pc, 1
679   | (false,true,true,false),(false,false,true,false) ->
680       let pc,b1 = next pc in
681         `XRL(`U2(`DIRECT b1, `A)), pc, 1
682   | (false,true,true,false),(false,false,true,true) ->
683       let pc,b1 = next pc in
684       let pc,b2 = next pc in
685         `XRL(`U2(`DIRECT b1, `DATA b2)), pc, 2
686   | _,_ -> assert false
687;;
688
689let assembly1 =
690 function
691    `ACALL (`ADDR11 w) ->
692      let (a10,a9,a8,b1) = from_word11 w in
693        [mk_byte_from_bits ((a10,a9,a8,true),(false,false,false,true)); b1]
694  | `ADD (`A,`REG (r1,r2,r3)) ->
695     [mk_byte_from_bits ((false,false,true,false),(true,r1,r2,r3))]
696  | `ADD (`A, `DIRECT b1) ->
697     [mk_byte_from_bits ((false,false,true,false),(false,true,false,true)); b1]
698  | `ADD (`A, `INDIRECT i1) ->
699     [mk_byte_from_bits ((false,false,true,false),(false,true,true,i1))]
700  | `ADD (`A, `DATA b1) ->
701     [mk_byte_from_bits ((false,false,true,false),(false,true,false,false)); b1]
702  | `ADDC (`A, `REG(r1,r2,r3)) ->
703     [mk_byte_from_bits ((false,false,true,true),(true,r1,r2,r3))]
704  | `ADDC (`A, `DIRECT b1) ->
705     [mk_byte_from_bits ((false,false,true,true),(false,true,false,true)); b1]
706  | `ADDC (`A,`INDIRECT i1) ->
707     [mk_byte_from_bits ((false,false,true,true),(false,true,true,i1))]
708  | `ADDC (`A,`DATA b1) ->
709     [mk_byte_from_bits ((false,false,true,true),(false,true,false,false)); b1]
710  | `AJMP (`ADDR11 w) ->
711     let (a10,a9,a8,b1) = from_word11 w in
712       [mk_byte_from_bits ((a10,a9,a8,false),(false,false,false,true)); b1]
713  | `ANL (`U1 (`A, `REG (r1,r2,r3))) ->
714     [mk_byte_from_bits ((false,true,false,true),(true,r1,r2,r3))]
715  | `ANL (`U1 (`A, `DIRECT b1)) ->
716     [mk_byte_from_bits ((false,true,false,true),(false,true,false,true)); b1]
717  | `ANL (`U1 (`A, `INDIRECT i1)) ->
718     [mk_byte_from_bits ((false,true,false,true),(false,true,true,i1))]
719  | `ANL (`U1 (`A, `DATA b1)) ->
720     [mk_byte_from_bits ((false,true,false,true),(false,true,false,false)); b1]
721  | `ANL (`U2 (`DIRECT b1,`A)) ->
722     [mk_byte_from_bits ((false,true,false,true),(false,false,true,false)); b1]
723  | `ANL (`U2 (`DIRECT b1,`DATA b2)) ->
724     [mk_byte_from_bits ((false,true,false,true),(false,false,true,true)); b1; b2]
725  | `ANL (`U3 (`C,`BIT b1)) ->
726     [mk_byte_from_bits ((true,false,false,false),(false,false,true,false)); b1]
727  | `ANL (`U3 (`C,`NBIT b1)) ->
728    [mk_byte_from_bits ((true,false,true,true),(false,false,false,false)); b1]
729  | `CJNE (`U1 (`A, `DIRECT b1), `REL b2) ->
730    [mk_byte_from_bits ((true,false,true,true),(false,true,false,true)); b1; b2]
731  | `CJNE (`U1 (`A, `DATA b1), `REL b2) ->
732    [mk_byte_from_bits ((true,false,true,true),(false,true,false,false)); b1; b2]
733  | `CJNE (`U2 (`REG(r1,r2,r3), `DATA b1), `REL b2) ->
734    [mk_byte_from_bits ((true,false,true,true),(true,r1,r2,r3)); b1; b2]
735  | `CJNE (`U2 (`INDIRECT i1, `DATA b1), `REL b2) ->
736    [mk_byte_from_bits ((true,false,true,true),(false,true,true,i1)); b1; b2]
737  | `CLR `A ->
738    [mk_byte_from_bits ((true,true,true,false),(false,true,false,false))]
739  | `CLR `C ->
740    [mk_byte_from_bits ((true,true,false,false),(false,false,true,true))]
741  | `CLR (`BIT b1) ->
742    [mk_byte_from_bits ((true,true,false,false),(false,false,true,false)); b1]
743  | `CPL `A ->
744    [mk_byte_from_bits ((true,true,true,true),(false,true,false,false))]
745  | `CPL `C ->
746    [mk_byte_from_bits ((true,false,true,true),(false,false,true,true))]
747  | `CPL (`BIT b1) ->
748    [mk_byte_from_bits ((true,false,true,true),(false,false,true,false)); b1]
749  | `DA `A ->
750    [mk_byte_from_bits ((true,true,false,true),(false,true,false,false))]
751  | `DEC `A ->
752    [mk_byte_from_bits ((false,false,false,true),(false,true,false,false))]
753  | `DEC (`REG(r1,r2,r3)) ->
754    [mk_byte_from_bits ((false,false,false,true),(true,r1,r2,r3))]
755  | `DEC (`DIRECT b1) ->
756    [mk_byte_from_bits ((false,false,false,true),(false,true,false,true)); b1]
757  | `DEC (`INDIRECT i1) ->
758    [mk_byte_from_bits ((false,false,false,true),(false,true,true,i1))]
759  | `DIV (`A, `B) ->
760    [mk_byte_from_bits ((true,false,false,false),(false,true,false,false))]
761  | `DJNZ (`REG(r1,r2,r3), `REL b1) ->
762    [mk_byte_from_bits ((true,true,false,true),(true,r1,r2,r3)); b1]
763  | `DJNZ (`DIRECT b1, `REL b2) ->
764    [mk_byte_from_bits ((true,true,false,true),(false,true,false,true)); b1; b2]
765  | `INC `A ->
766    [mk_byte_from_bits ((false,false,false,false),(false,true,false,false))]
767  | `INC (`REG(r1,r2,r3)) ->
768    [mk_byte_from_bits ((false,false,false,false),(true,r1,r2,r3))]
769  | `INC (`DIRECT b1) ->
770    [mk_byte_from_bits ((false,false,false,false),(false,true,false,true)); b1]
771  | `INC (`INDIRECT i1) ->
772    [mk_byte_from_bits ((false,false,false,false),(false,true,true,i1))]
773  | `INC `DPTR ->
774    [mk_byte_from_bits ((true,false,true,false),(false,false,true,true))]
775  | `JB (`BIT b1, `REL b2) ->
776    [mk_byte_from_bits ((false,false,true,false),(false,false,false,false)); b1; b2]
777  | `JBC (`BIT b1, `REL b2) ->
778    [mk_byte_from_bits ((false,false,false,true),(false,false,false,false)); b1; b2]
779  | `JC (`REL b1) ->
780    [mk_byte_from_bits ((false,true,false,false),(false,false,false,false)); b1]
781  | `JMP `IND_DPTR ->
782    [mk_byte_from_bits ((false,true,true,true),(false,false,true,true))]
783  | `JNB (`BIT b1, `REL b2) ->
784    [mk_byte_from_bits ((false,false,true,true),(false,false,false,false)); b1; b2]
785  | `JNC (`REL b1) ->
786    [mk_byte_from_bits ((false,true,false,true),(false,false,false,false)); b1]
787  | `JNZ (`REL b1) ->
788    [mk_byte_from_bits ((false,true,true,true),(false,false,false,false)); b1]
789  | `JZ (`REL b1) ->
790    [mk_byte_from_bits ((false,true,true,false),(false,false,false,false)); b1]
791  | `LCALL (`ADDR16 w) ->
792      let (b1,b2) = from_word w in
793        [mk_byte_from_bits ((false,false,false,true),(false,false,true,false)); b1; b2]
794  | `LJMP (`ADDR16 w) ->
795      let (b1,b2) = from_word w in
796        [mk_byte_from_bits ((false,false,false,false),(false,false,true,false)); b1; b2]
797  | `MOV (`U1 (`A, `REG(r1,r2,r3))) ->
798    [mk_byte_from_bits ((true,true,true,false),(true,r1,r2,r3))]
799  | `MOV (`U1 (`A, `DIRECT b1)) ->
800    [mk_byte_from_bits ((true,true,true,false),(false,true,false,true)); b1]
801  | `MOV (`U1 (`A, `INDIRECT i1)) ->
802    [mk_byte_from_bits ((true,true,true,false),(false,true,true,i1))]
803  | `MOV (`U1 (`A, `DATA b1)) ->
804    [mk_byte_from_bits ((false,true,true,true),(false,true,false,false)); b1]
805  | `MOV (`U2 (`REG(r1,r2,r3), `A)) ->
806    [mk_byte_from_bits ((true,true,true,true),(true,r1,r2,r3))]
807  | `MOV (`U2 (`REG(r1,r2,r3), (`DIRECT b1))) ->
808    [mk_byte_from_bits ((true,false,true,false),(true,r1,r2,r3)); b1]
809  | `MOV (`U2 (`REG(r1,r2,r3), (`DATA b1))) ->
810    [mk_byte_from_bits ((false,true,true,true),(true,r1,r2,r3)); b1]
811  | `MOV (`U3 (`DIRECT b1, `A)) ->
812    [mk_byte_from_bits ((true,true,true,true),(false,true,false,true)); b1]
813  | `MOV (`U3 (`DIRECT b1, `REG(r1,r2,r3))) ->
814    [mk_byte_from_bits ((true,false,false,false),(true,r1,r2,r3)); b1]
815  | `MOV (`U3 (`DIRECT b1, `DIRECT b2)) ->
816    [mk_byte_from_bits ((true,false,false,false),(false,true,false,true)); b1; b2]
817  | `MOV (`U3 (`DIRECT b1, `INDIRECT i1)) ->
818    [mk_byte_from_bits ((true,false,false,false),(false,true,true,i1)); b1]
819  | `MOV (`U3 (`DIRECT b1, `DATA b2)) ->
820    [mk_byte_from_bits ((false,true,true,true),(false,true,false,true)); b1; b2]
821  | `MOV (`U2 (`INDIRECT i1, `A)) ->
822    [mk_byte_from_bits ((true,true,true,true),(false,true,true,i1))]
823  | `MOV (`U2 (`INDIRECT i1, `DIRECT b1)) ->
824    [mk_byte_from_bits ((true,false,true,false),(false,true,true,i1)); b1]
825  | `MOV (`U2 (`INDIRECT i1, `DATA b1)) ->
826    [mk_byte_from_bits ((false,true,true,true),(false,true,true,i1)); b1]
827  | `MOV (`U5 (`C, `BIT b1)) ->
828    [mk_byte_from_bits ((true,false,true,false),(false,false,true,false)); b1]
829  | `MOV (`U6 (`BIT b1, `C)) ->
830    [mk_byte_from_bits ((true,false,false,true),(false,false,true,false)); b1]
831  | `MOV (`U4 (`DPTR, `DATA16 w)) ->
832    let (b1,b2) = from_word w in
833      [mk_byte_from_bits ((true,false,false,true),(false,false,false,false)); b1; b2]
834  | `MOVC (`A, `A_DPTR) ->
835    [mk_byte_from_bits ((true,false,false,true),(false,false,true,true))]
836  | `MOVC (`A, `A_PC) ->
837    [mk_byte_from_bits ((true,false,false,false),(false,false,true,true))]
838  | `MOVX (`U1 (`A, `EXT_INDIRECT i1)) ->
839    [mk_byte_from_bits ((true,true,true,false),(false,false,true,i1))]
840  | `MOVX (`U1 (`A, `EXT_IND_DPTR)) ->
841    [mk_byte_from_bits ((true,true,true,false),(false,false,false,false))]
842  | `MOVX (`U2 (`EXT_INDIRECT i1, `A)) ->
843    [mk_byte_from_bits ((true,true,true,true),(false,false,true,i1))]
844  | `MOVX (`U2 (`EXT_IND_DPTR, `A)) ->
845    [mk_byte_from_bits ((true,true,true,true),(false,false,false,false))]
846  | `MUL(`A, `B) ->
847    [mk_byte_from_bits ((true,false,true,false),(false,true,false,false))]
848  | `NOP ->
849    [mk_byte_from_bits ((false,false,false,false),(false,false,false,false))]
850  | `ORL (`U1(`A, `REG(r1,r2,r3))) ->
851    [mk_byte_from_bits ((false,true,false,false),(true,r1,r2,r3))]
852  | `ORL (`U1(`A, `DIRECT b1)) ->
853    [mk_byte_from_bits ((false,true,false,false),(false,true,false,true)); b1]
854  | `ORL (`U1(`A, `INDIRECT i1)) ->
855    [mk_byte_from_bits ((false,true,false,false),(false,true,true,i1))]
856  | `ORL (`U1(`A, `DATA b1)) ->
857    [mk_byte_from_bits ((false,true,false,false),(false,true,false,false)); b1]
858  | `ORL (`U2(`DIRECT b1, `A)) ->
859    [mk_byte_from_bits ((false,true,false,false),(false,false,true,false)); b1]
860  | `ORL (`U2 (`DIRECT b1, `DATA b2)) ->
861    [mk_byte_from_bits ((false,true,false,false),(false,false,true,true)); b1; b2]
862  | `ORL (`U3 (`C, `BIT b1)) ->
863    [mk_byte_from_bits ((false,true,true,true),(false,false,true,false)); b1]
864  | `ORL (`U3 (`C, `NBIT b1)) ->
865    [mk_byte_from_bits ((true,false,true,false),(false,false,false,false)); b1]
866  | `POP (`DIRECT b1) ->
867    [mk_byte_from_bits ((true,true,false,true),(false,false,false,false)); b1]
868  | `PUSH (`DIRECT b1) ->
869    [mk_byte_from_bits ((true,true,false,false),(false,false,false,false)); b1]
870  | `RET ->
871    [mk_byte_from_bits ((false,false,true,false),(false,false,true,false))]
872  | `RETI ->
873    [mk_byte_from_bits ((false,false,true,true),(false,false,true,false))]
874  | `RL `A ->
875    [mk_byte_from_bits ((false,false,true,false),(false,false,true,true))]
876  | `RLC `A ->
877    [mk_byte_from_bits ((false,false,true,true),(false,false,true,true))]
878  | `RR `A ->
879    [mk_byte_from_bits ((false,false,false,false),(false,false,true,true))]
880  | `RRC `A ->
881    [mk_byte_from_bits ((false,false,false,true),(false,false,true,true))]
882  | `SETB `C ->
883    [mk_byte_from_bits ((true,true,false,true),(false,false,true,true))]
884  | `SETB (`BIT b1) ->
885    [mk_byte_from_bits ((true,true,false,true),(false,false,true,false)); b1]
886  | `SJMP (`REL b1) ->
887    [mk_byte_from_bits ((true,false,false,false),(false,false,false,false)); b1]
888  | `SUBB (`A, `REG(r1,r2,r3)) ->
889    [mk_byte_from_bits ((true,false,false,true),(true,r1,r2,r3))]
890  | `SUBB (`A, `DIRECT b1) ->
891    [mk_byte_from_bits ((true,false,false,true),(false,true,false,true)); b1]
892  | `SUBB (`A, `INDIRECT i1) ->
893    [mk_byte_from_bits ((true,false,false,true),(false,true,true,i1))]
894  | `SUBB (`A, `DATA b1) ->
895    [mk_byte_from_bits ((true,false,false,true),(false,true,false,false)); b1]
896  | `SWAP `A ->
897    [mk_byte_from_bits ((true,true,false,false),(false,true,false,false))]
898  | `XCH (`A, `REG(r1,r2,r3)) ->
899    [mk_byte_from_bits ((true,true,false,false),(true,r1,r2,r3))]
900  | `XCH (`A, `DIRECT b1) ->
901    [mk_byte_from_bits ((true,true,false,false),(false,true,false,true)); b1]
902  | `XCH (`A, `INDIRECT i1) ->
903    [mk_byte_from_bits ((true,true,false,false),(false,true,true,i1))]
904  | `XCHD(`A, `INDIRECT i1) ->
905    [mk_byte_from_bits ((true,true,false,true),(false,true,true,i1))]
906  | `XRL(`U1(`A, `REG(r1,r2,r3))) ->
907    [mk_byte_from_bits ((false,true,true,false),(true,r1,r2,r3))]
908  | `XRL(`U1(`A, `DIRECT b1)) ->
909    [mk_byte_from_bits ((false,true,true,false),(false,true,false,true)); b1]
910  | `XRL(`U1(`A, `INDIRECT i1)) ->
911    [mk_byte_from_bits ((false,true,true,false),(false,true,true,i1))]
912  | `XRL(`U1(`A, `DATA b1)) ->
913    [mk_byte_from_bits ((false,true,true,false),(false,true,false,false)); b1]
914  | `XRL(`U2(`DIRECT b1, `A)) ->
915    [mk_byte_from_bits ((false,true,true,false),(false,false,true,false)); b1]
916  | `XRL(`U2(`DIRECT b1, `DATA b2)) ->
917    [mk_byte_from_bits ((false,true,true,false),(false,false,true,true)); b1; b2]
918;;
919
920let fold_lefti f =
921 let rec aux i acc =
922  function
923     [] -> acc
924   | he::tl -> aux (i+1) (f i acc he) tl
925 in
926  aux 0
927;;
928
929let load_code_memory = fold_lefti (fun i mem v -> WordMap.add (vect_of_int i `Sixteen) v mem) WordMap.empty
930
931let load_mem mem status = { status with code_memory = mem }
932let load l = load_mem (load_code_memory l)
933
934module StringMap = Map.Make(String);;
935module IntMap = Map.Make(struct type t = int let compare = compare end);;
936
937
938let assembly_jump addr_of =
939 function
940    `JC a1 -> `JC (addr_of a1)
941  | `JNC a1 -> `JNC (addr_of a1)
942  | `JB (a1,a2) -> `JB (a1,addr_of a2)
943  | `JNB (a1,a2) -> `JNB (a1,addr_of a2)
944  | `JBC (a1,a2) -> `JBC (a1,addr_of a2)
945  | `JZ a1 -> `JZ (addr_of a1)
946  | `JNZ a1 -> `JNZ (addr_of a1)
947  | `CJNE (a1,a2) -> `CJNE (a1,addr_of a2)
948  | `DJNZ (a1,a2) -> `DJNZ (a1,addr_of a2)
949;;
950
951let assembly (preamble,l) =
952 let datalabels,_ =
953  List.fold_left
954   (fun (datalabels,addr) (name,size) ->
955     let addr16 = vect_of_int addr `Sixteen in
956      StringMap.add name addr16 datalabels, addr+size
957   ) (StringMap.empty,0) preamble
958 in
959 let pc,labels,costs =
960  List.fold_left
961   (fun (pc,labels,costs) i ->
962     match i with
963        `Label s -> pc, StringMap.add s pc labels, costs
964      | `Cost s -> pc, labels, IntMap.add pc s costs
965      | `Mov (_,_) -> pc, labels, costs
966      | `Jmp _ 
967      | `Call _ -> pc + 3, labels, costs  (*CSC: very stupid: always expand to worst opcode *)
968      | `WithLabel i ->
969          let fake_addr _ = `REL (zero `Eight) in
970          let fake_jump = assembly_jump fake_addr i in
971          let i',pc',_ = fetch (load_code_memory (assembly1 fake_jump)) (vect_of_int 0 `Sixteen) in
972           assert (fake_jump = i');
973           (pc + int_of_vect pc',labels, costs)
974      | #instruction as i ->
975        let i',pc',_ = fetch (load_code_memory (assembly1 i)) (vect_of_int 0 `Sixteen) in
976         assert (i = i');
977         (pc + int_of_vect pc',labels, costs)
978   ) (0,StringMap.empty,IntMap.empty) l
979 in
980  if pc >= 65536 then
981   raise CodeTooLarge
982  else
983      List.flatten (List.map
984         (function
985            `Label _
986          | `Cost _ -> []
987          | `WithLabel i ->
988              let addr_of (`Label s) =
989               let addr = StringMap.find s labels in
990               (* NOT IMPLEMENTED YET; NEEDS SMART ALGORITHM *)
991                assert (addr < 256);
992                `REL (vect_of_int addr `Eight)
993              in
994               assembly1 (assembly_jump addr_of i)
995          | `Mov (`DPTR,s) ->
996              let addrr16 = StringMap.find s datalabels in
997               assembly1 (`MOV (`U4 (`DPTR,`DATA16 addrr16)))
998          | `Jmp s ->
999              let pc_offset = StringMap.find s labels in
1000                assembly1 (`LJMP (`ADDR16 (vect_of_int pc_offset `Sixteen)))
1001          | `Call s ->
1002              let pc_offset = StringMap.find s labels in
1003                assembly1 (`LCALL (`ADDR16 (vect_of_int pc_offset `Sixteen)))
1004          | #instruction as i -> assembly1 i) l), costs
1005;;
1006
1007let set_register status v reg =
1008  let addr = get_address_of_register status reg in
1009    { status with low_internal_ram =
1010        Byte7Map.add addr v status.low_internal_ram }
1011;;
1012
1013let get_arg_8 status from_latch = 
1014 function
1015    `DIRECT addr ->
1016       let n0, n1 = from_byte addr in
1017       (match from_nibble n0 with
1018          (false,r1,r2,r3) ->
1019            Byte7Map.find (mk_byte7 r1 r2 r3 n1) status.low_internal_ram
1020        | _ -> get_sfr status addr from_latch)
1021  | `INDIRECT b ->
1022       let (b1, b2) = from_byte (get_register status (false,false,b)) in
1023         (match (from_nibble b1, b2) with 
1024           (false,r1,r2,r3),b2 ->
1025             Byte7Map.find (mk_byte7 r1 r2 r3 b2) status.low_internal_ram
1026         | (true,r1,r2,r3),b2 ->
1027             Byte7Map.find (mk_byte7 r1 r2 r3 b2) status.high_internal_ram)
1028  | `REG (b1,b2,b3) -> get_register status (b1,b2,b3)
1029  | `A -> status.acc
1030  | `B -> status.b
1031  | `DATA b -> b
1032  | `A_DPTR ->
1033       let dpr = mk_word status.dph status.dpl in
1034       (* CSC: what is the right behaviour in case of overflow?
1035          assert false for now. Try to understand what DEC really does *)
1036       let cry,addr = half_add dpr (mk_word (vect_of_int 0 `Eight) status.acc) in
1037         WordMap.find addr status.external_ram
1038  | `A_PC ->
1039       (* CSC: what is the right behaviour in case of overflow?
1040          assert false for now *)
1041       let cry,addr = half_add status.pc (mk_word (vect_of_int 0 `Eight) status.acc) in
1042         WordMap.find addr status.external_ram
1043  | `EXT_INDIRECT b ->
1044         let addr = get_register status (false,false,b) in
1045           WordMap.find (mk_word (zero `Eight) addr) status.external_ram
1046  | `EXT_IND_DPTR ->
1047       let dpr = mk_word status.dph status.dpl in
1048         WordMap.find dpr status.external_ram
1049;;
1050
1051let get_arg_16 _status = function `DATA16 w -> w
1052
1053let get_arg_1 status from_latch =
1054  function
1055    `BIT addr
1056  | `NBIT addr as x ->
1057     let n1, n2 = from_byte addr in
1058     let res =
1059      (match from_nibble n1 with
1060         (false,r1,r2,r3) ->
1061           let addr = (int_of_vect (mk_byte7 r1 r2 r3 n2)) in
1062           let addr' = vect_of_int ((addr / 8) + 32) `Seven in
1063             get_bit (Byte7Map.find addr' status.low_internal_ram) (addr mod 8)
1064        | (true,r1,r2,r3) ->
1065            let addr = int_of_vect $ mk_byte7 r1 r2 r3 n2 in
1066            let div = addr / 8 in
1067            let rem = addr mod 8 in
1068              get_bit (get_sfr status (vect_of_int ((div * 8) + 128) `Eight) from_latch) rem)
1069    in (match x with `NBIT _ -> not res | _ -> res)
1070  | `C -> get_cy_flag status
1071
1072let set_arg_1 status v =
1073  function
1074    `BIT addr ->
1075      let n1, n2 = from_byte addr in
1076      (match from_nibble n1 with
1077         (false,r1,r2,r3) ->
1078           let addr = (int_of_vect (mk_byte7 r1 r2 r3 n2)) in
1079           let addr' = vect_of_int ((addr / 8) + 32) `Seven in
1080           let n_bit = set_bit (Byte7Map.find addr' status.low_internal_ram) (addr mod 8) v in
1081             { status with low_internal_ram = Byte7Map.add addr' n_bit status.low_internal_ram }
1082      | (true,r1,r2,r3) ->
1083            let addr = int_of_vect $ mk_byte7 r1 r2 r3 n2 in
1084            let div = addr / 8 in
1085            let rem = addr mod 8 in
1086            let addr' = vect_of_int ((div * 8) + 128) `Eight in
1087            let sfr = get_sfr status addr' true in (* are we reading from the latch here? *)
1088            let sfr' = set_bit sfr rem v in
1089              set_sfr status addr' sfr')
1090    | `C ->
1091       let (n1,n2) = from_byte status.psw in
1092       let (_,b2,b3,b4) = from_nibble n1 in
1093         { status with psw = (mk_byte (mk_nibble v b2 b3 b4) n2) }
1094
1095let set_arg_8 status v =
1096  function
1097  `DIRECT addr ->
1098    let (b1, b2) = from_byte addr in
1099    (match from_nibble b1 with
1100        (false,r1,r2,r3) ->
1101          { status with low_internal_ram =
1102              Byte7Map.add (mk_byte7 r1 r2 r3 b2) v status.low_internal_ram }
1103      | _ -> set_sfr status addr v)
1104    | `INDIRECT b ->
1105      let (b1, b2) = from_byte (get_register status (false,false,b)) in
1106      (match (from_nibble b1, b2) with 
1107          (false,r1,r2,r3),n1 ->
1108            { status with low_internal_ram =
1109                Byte7Map.add (mk_byte7 r1 r2 r3 n1) v status.low_internal_ram }
1110        | (true,r1,r2,r3),n1 ->
1111          { status with high_internal_ram =
1112              Byte7Map.add (mk_byte7 r1 r2 r3 n1) v status.high_internal_ram })
1113    | `REG (b1,b2,b3) ->
1114      set_register status v (b1,b2,b3)
1115    | `A -> { status with acc = v }
1116    | `B -> { status with b = v }
1117    | `EXT_IND_DPTR ->
1118      let dpr = mk_word status.dph status.dpl in
1119      { status with external_ram =
1120          WordMap.add dpr v status.external_ram }
1121    | `EXT_INDIRECT b ->
1122      let addr = get_register status (false,false,b) in
1123      { status with external_ram =
1124          WordMap.add (mk_word (zero `Eight) addr) v status.external_ram }
1125;;
1126
1127let set_arg_16 status wrd =
1128  function
1129  `DPTR ->
1130    let (dh, dl) = from_word wrd in
1131    { status with dph = dh; dpl = dl }
1132     
1133let set_flags status c ac ov =
1134  { status with psw =
1135      let bu,bl = from_byte status.psw in
1136      let (_c,oac,fo,rs1),(rs0,_ov,ud,p) = from_nibble bu, from_nibble bl in
1137      let ac = match ac with None -> oac | Some v -> v in
1138      mk_byte (mk_nibble c ac fo rs1) (mk_nibble rs0 ov ud p)
1139  }
1140;;
1141
1142let xor b1 b2 =
1143  if b1 = true && b2 = true then
1144    false
1145  else if b1 = false && b2 = false then
1146    false
1147  else true
1148;;
1149
1150let read_at_sp status =
1151  let n1,n2 = from_byte status.sp in
1152  let m,r1,r2,r3 = from_nibble n1 in
1153  Byte7Map.find (mk_byte7 r1 r2 r3 n2)
1154    (if m then status.low_internal_ram else status.high_internal_ram)
1155;;
1156
1157let write_at_sp status v =
1158  let n1,n2 = from_byte status.sp in
1159  match from_nibble n1 with
1160      true,r1,r2,r3 ->
1161        let memory =
1162          Byte7Map.add (mk_byte7 r1 r2 r3 n2) v status.low_internal_ram
1163        in
1164        { status with low_internal_ram = memory }
1165    | false,r1,r2,r3 ->
1166      let memory =
1167        Byte7Map.add (mk_byte7 r1 r2 r3 n2) v status.high_internal_ram
1168      in
1169      { status with high_internal_ram = memory }
1170;;
1171
1172let timer0 status b1 b2 ticks =
1173  let b = get_bit status.tcon 4 in
1174          (* Timer0 first *)
1175  (match b1,b2 with
1176      true,true ->
1177              (* Archaic 13 bit mode. *)
1178        if b then
1179          let res,_,_,_ = add8_with_c status.tl0 (vect_of_int ticks `Eight) false in
1180          let res = int_of_vect res in
1181          if res > 31 then
1182            let res = res mod 32 in
1183            let res',cy',ov',ac' = add8_with_c status.th0 (vect_of_int 1 `Eight) false in
1184            if ov' then
1185              let b = set_bit status.tcon 7 true in
1186              { status with tcon = b; th0 = res'; tl0 = vect_of_int res `Eight }
1187            else
1188              { status with th0 = res'; tl0 = vect_of_int res `Eight }
1189          else
1190            { status with tl0 = vect_of_int res `Eight }
1191        else
1192          status
1193    | false,false ->
1194              (* 8 bit split timer mode. *)
1195      let status = 
1196        (if b then
1197            let res,cy,ov,ac = add8_with_c status.tl0 (vect_of_int ticks `Eight) false in
1198            if ov then
1199              let b = set_bit status.tcon 5 true in
1200              { status with tcon = b; tl0 = res }
1201            else
1202              { status with tl0 = res }
1203         else
1204            status)
1205      in
1206      if get_bit status.tcon 6 then
1207        let res,cy,ov,ac = add8_with_c status.th0 (vect_of_int ticks `Eight) false in
1208        if ov then
1209          let b = set_bit status.tcon 7 true in
1210          { status with tcon = b; th0 = res }
1211        else
1212          { status with th0 = res }
1213      else
1214        status
1215    | false,true ->
1216             (* 16 bit timer mode. *)
1217      if b then
1218        let res,_,ov,_ = add16_with_c (mk_word status.th0 status.tl0) (vect_of_int ticks `Sixteen) false in
1219                if ov then
1220                  let b = set_bit status.tcon 5 true in
1221                  let new_th0,new_tl0 = from_word res in
1222                  { status with tcon = b; th0 = new_th0; tl0 = new_tl0 }
1223                else
1224                  let new_th0,new_tl0 = from_word res in
1225                  { status with th0 = new_th0; tl0 = new_tl0 }
1226      else
1227        status
1228    | true,false ->
1229              (* 8 bit single timer mode. *)
1230      if b then
1231        let res,_,ov,_ = add8_with_c status.tl0 (vect_of_int ticks `Eight) false in
1232        if ov then
1233          let b = set_bit status.tcon 5 true in
1234          { status with tcon = b; tl0 = status.th0; }
1235        else
1236          { status with tl0 = res }
1237      else
1238        status)
1239   
1240let timer1 status b3 b4 ticks =
1241  let b = get_bit status.tcon 4 in
1242  (match b3,b4 with
1243      true,true ->
1244        (* Archaic 13 bit mode. *)
1245        if b then
1246          let res,_,_,_ = add8_with_c status.tl1 (vect_of_int ticks `Eight) false in
1247          let res = int_of_vect res in
1248          if res > 31 then
1249            let res = res mod 32 in
1250            let res',cy',ov',ac' = add8_with_c status.th1 (vect_of_int 1 `Eight) false in
1251            if ov' then
1252              let b = set_bit status.tcon 7 true in
1253              { status with tcon = b; th1 = res'; tl1 = vect_of_int res `Eight }
1254            else
1255              { status with th1 = res'; tl0 = vect_of_int res `Eight }
1256          else
1257            { status with tl1 = vect_of_int res `Eight }
1258        else
1259          status
1260    | false,false ->
1261              (* 8 bit split timer mode. *)
1262      let status = 
1263        (if b then
1264            let res,cy,ov,ac = add8_with_c status.tl1 (vect_of_int ticks `Eight) false in
1265            if ov then
1266              let b = set_bit status.tcon 5 true in
1267                        { status with tcon = b; tl1 = res }
1268            else
1269              { status with tl1 = res }
1270         else
1271            status)
1272      in
1273      if get_bit status.tcon 6 then
1274        let res,cy,ov,ac = add8_with_c status.th1 (vect_of_int ticks `Eight) false in
1275        if ov then
1276          let b = set_bit status.tcon 7 true in
1277          { status with tcon = b; th1 = res }
1278        else
1279          { status with th1 = res }
1280      else
1281        status
1282    | false,true ->
1283             (* 16 bit timer mode. *)
1284      if b then
1285        let res,_,ov,_ = add16_with_c (mk_word status.th0 status.tl1) (vect_of_int ticks `Sixteen) false in
1286        if ov then
1287          let b = set_bit status.tcon 5 true in
1288          let new_th1,new_tl1 = from_word res in
1289          { status with tcon = b; th1 = new_th1; tl1 = new_tl1 }
1290        else
1291          let new_th1,new_tl1 = from_word res in
1292          { status with th1 = new_th1; tl1 = new_tl1 }
1293      else
1294        status
1295    | true,false ->
1296              (* 8 bit single timer mode. *)
1297      if b then
1298        let res,_,ov,_ = add8_with_c status.tl1 (vect_of_int ticks `Eight) false in
1299        if ov then
1300          let b = set_bit status.tcon 5 true in
1301          { status with tcon = b; tl1 = status.th1; }
1302        else
1303          { status with tl1 = res }
1304      else
1305        status)
1306;;
1307
1308let timers status ticks =
1309  (* DPM: Clock/Timer code follows. *)
1310  match bits_of_byte status.tmod with
1311    | (g1,c1,b1,b2),(g0,c0,b3,b4) ->
1312      let status =
1313        (if g0 then
1314            if get_bit status.p3 2 then
1315              if c0 then
1316                if status.previous_p1_val && not $ get_bit status.p3 4 then
1317                  timer0 status b1 b2 ticks
1318                else
1319                  status
1320              else
1321                timer0 status b1 b2 ticks
1322            else
1323              status
1324         else
1325            timer0 status b1 b2 ticks) in
1326      (* Timer 1 follows. *)
1327      let status =
1328        (if g1 then
1329            if get_bit status.p1 3 then
1330              if c1 then
1331                if status.previous_p3_val && not $ get_bit status.p3 5 then
1332                  timer1 status b3 b4 ticks
1333                else
1334                  status
1335              else
1336                timer1 status b3 b4 ticks
1337            else
1338              status
1339         else
1340            timer1 status b3 b4 ticks) in
1341      (* Timer 2 follows *)
1342      let status =
1343        (let (tf2,exf2,rclk,tclk),(exen2,tr2,ct2,cp2) = bits_of_byte status.t2con in
1344          (* Timer2 is enabled *)
1345         if tr2 then
1346            (* Counter/interval mode *)
1347           if ct2 && not cp2 then
1348             let word = mk_word status.th2 status.tl2 in
1349             let res,_,ov,_ = add16_with_c word (vect_of_int ticks `Sixteen) false in
1350             if ov then
1351               let new_th2 = status.rcap2h in
1352               let new_tl2 = status.rcap2l in
1353                  (* Overflow flag not set if either of the following flags are set *)
1354               if not rclk && not tclk then
1355                 let b = set_bit status.t2con 7 true in
1356                 { status with t2con = b;
1357                   th2 = new_th2;
1358                   tl2 = new_tl2 }
1359               else
1360                 { status with th2 = new_th2;
1361                   tl2 = new_tl2 }
1362             else
1363                (* Reload also signalled when a 1-0 transition is detected *)
1364               if status.previous_p1_val && not $ get_bit status.p1 1 then
1365                  (* In which case signal reload by setting T2CON.6 *)
1366                 let b = set_bit status.t2con 6 true in
1367                 { status with th2 = status.rcap2h;
1368                   tl2 = status.rcap2l;
1369                   t2con = b }
1370               else
1371                 let new_th2, new_tl2 = from_word res in
1372                 { status with th2 = new_th2;
1373                   tl2 = new_tl2 }
1374            (* Capture mode *)
1375           else if cp2 && exen2 then
1376              (* 1-0 transition detected *)
1377              (* DPM: look at this: is the timer still running throughout? *)
1378             if status.previous_p1_val && not $ get_bit status.p1 1 then
1379               status (* Implement clock here *)
1380             else
1381               status (* Implement clock here *)
1382           else
1383             status
1384           else
1385             status) in status
1386                     
1387;;
1388
1389let serial_port_input status in_cont =
1390      (* Serial port input *)
1391  match in_cont with
1392      Some (`In(time, line, epsilon, cont)) when get_bit status.scon 4 ->
1393        (let status =
1394           (match line with
1395               `P1 b ->
1396                 if status.clock >= time then
1397                   { status with p1 = b; p1_latch = b; }
1398                 else
1399                   status
1400             | `P3 b ->
1401               if status.clock >= time then
1402                 { status with p3 = b; p3_latch = b; }
1403               else
1404                 status
1405             | `SerialBuff (`Eight b) ->
1406               let sm0 = get_bit status.scon 7 in
1407               let sm1 = get_bit status.scon 6 in
1408               (match (sm0, sm1) with
1409                   (false, false) ->
1410                       (* Mode 0: shift register.  No delay. *)
1411                     if status.clock >= time then
1412                       { status with scon = set_bit status.scon 0 true;
1413                         io   = cont;
1414                         sbuf = b }
1415                     else
1416                       status
1417                 | (false, true) ->
1418                       (* Mode 1: 8-bit UART *)
1419                       (* Explanation: 8 bit asynchronous communication.  There's a delay (epsilon)
1420                          which needs taking care of.  If we're trying to communicate at the same time
1421                          an existing communication is occurring, we assert false (else clause of first
1422                          if). *)
1423                   if status.serial_epsilon_in = None && status.serial_v_in = None then
1424                     if status.clock >= time then
1425                           (* Waiting for nine bits, multiprocessor communication mode requires nine bits *)
1426                       if get_bit status.scon 5 then
1427                         assert false (* really: crash! *)
1428                       else
1429                         { status with serial_epsilon_in = Some (epsilon + time);
1430                           serial_v_in       = Some (`Eight b) }
1431                     else
1432                           (* Warning about incomplete case analysis here, but safe as we've already tested for
1433                              None. *)
1434                       let Some e = status.serial_epsilon_in in
1435                       let Some v = status.serial_v_in in
1436                       if status.clock >= e then
1437                         match v with
1438                             `Eight v' ->
1439                               { status with sbuf = v';
1440                                 serial_v_in = None;
1441                                 serial_epsilon_in = None;
1442                                 scon = set_bit status.scon 0 true;
1443                                 io = cont }
1444                           | _ -> assert false (* trying to read in 9 bits instead of 8 *)
1445                       else
1446                         status
1447                   else
1448                     assert false
1449                 | (true, false) | (true, true) ->
1450                   assert false (* only got eight bits on the line when in 9 bit mode *))
1451             | `SerialBuff (`Nine (b,b')) ->
1452               let sm0 = get_bit status.scon 7 in
1453               let sm1 = get_bit status.scon 6 in
1454               match(sm0, sm1) with
1455                   (false, false) | (false, true) -> assert false
1456                 | (true, false)  | (true, true) ->
1457                       (* Modes 2 and 3: 9-bit UART *)
1458                       (* Explanation: 9 bit asynchronous communication.  There's a delay (epsilon)
1459                          which needs taking care of.  If we're trying to communicate at the same time
1460                          an existing communication is occurring, we assert false (else claus of first
1461                          if). *)
1462                   if status.serial_epsilon_in = None && status.serial_v_in = None then
1463                     if status.clock >= time then
1464                           (* waiting for nine bits, multiprocessor communication mode requires nine bits *)
1465                       if get_bit status.scon 5 then
1466                         assert false (* really: crash! *)
1467                       else
1468                         { status with serial_epsilon_in = Some (epsilon + time);
1469                           serial_v_in       = Some (`Nine (b, b')) }
1470                     else
1471                           (* Warning about incomplete case analysis here, but safe as we've already tested for
1472                              None. *)
1473                       let Some e = status.serial_epsilon_in in
1474                       let Some v = status.serial_v_in in
1475                       if status.clock >= e then
1476                         match v with
1477                             `Nine (v, v') ->
1478                               let scon' = set_bit status.scon 0 true in
1479                               { status with sbuf = v';
1480                                 serial_v_in = None;
1481                                 serial_epsilon_in = None;
1482                                 scon = set_bit scon' 2 b;
1483                                 io = cont }
1484                           | _ -> assert false (* trying to read in 8 bits instead of 9 *)
1485                       else
1486                         status
1487                   else
1488                     assert false)
1489         in
1490         { status with io = cont })
1491    | _ -> status
1492;;
1493
1494let serial_port_output status out_cont =
1495  (* Serial port output *)
1496  (let status = { status with serial_epsilon_out = Some (status.clock + status.io_epsilon);
1497    serial_v_out = Some (`Eight status.sbuf);
1498    serial_k_out = Some (snd (out_cont (status.clock + status.io_epsilon) (`SerialBuff (`Eight status.sbuf)))) } in
1499   match status.serial_epsilon_out with
1500       Some s ->
1501         if status.clock >= s then
1502           match status.serial_k_out with
1503               None -> assert false (* correct? *)
1504             | Some k' -> { status with io   = k';
1505               scon = set_bit status.scon 1 true; }
1506         else
1507           status
1508     | _ -> assert false)
1509;;
1510
1511let external_serial_interrupt status esi =
1512  (* Interrupt enabled *)
1513  if esi then
1514    (* If we're already running, then fine (todo: check for *another* interrupt
1515       and add to a queue, or something? *)
1516    if status.t1i_running then
1517      status
1518    else
1519      (* If we should be running, but aren't... *)
1520      if false then
1521        assert false
1522      else
1523        status
1524  else
1525    status
1526;;
1527
1528let external0_interrupt status e0i =
1529  (* Interrupt enabled *)
1530  if e0i then
1531    (* If we're already running, then fine (todo: check for *another* interrupt
1532       and add to a queue, or something? *)
1533    if status.t1i_running then
1534      status
1535    else
1536      (* If we should be running, but aren't... *)
1537      if false then
1538        assert false
1539      else
1540        status
1541  else
1542    status
1543;;
1544
1545let external1_interrupt status e1i =
1546  (* Interrupt enabled *)
1547  if e1i then
1548    (* If we're already running, then fine (todo: check for *another* interrupt
1549       and add to a queue, or something? *)
1550    if status.t1i_running then
1551      status
1552    else
1553      (* If we should be running, but aren't... *)
1554      if false then
1555        assert false
1556      else
1557        status
1558  else
1559    status
1560;;
1561
1562let timer0_interrupt status t0i =
1563  (* Interrupt enabled *)
1564  if t0i then
1565    (* If we're already running, then fine (todo: check for *another* interrupt
1566       and add to a queue, or something? *)
1567    if status.t1i_running then
1568      status
1569    else
1570      (* If we should be running, but aren't... *)
1571      if false then
1572        assert false
1573      else
1574        status
1575  else
1576    status
1577;;
1578
1579let timer1_interrupt status t1i =
1580  (* Interrupt enabled *)
1581  if t1i then
1582    (* If we're already running, then fine (todo: check for *another* interrupt
1583       and add to a queue, or something? *)
1584    if status.t1i_running then
1585      status
1586    else
1587      (* If we should be running, but aren't... *)
1588      if false then
1589        assert false
1590      else
1591        status
1592  else
1593    status
1594;;
1595
1596let interrupts status =
1597  let (ea,_,_,es), (et1,ex1,et0,ex0) = bits_of_byte status.ie in
1598  let (_,_,_,ps), (pt1,px1,pt0,px0) = bits_of_byte status.ip in
1599    (* DPM: are interrupts enabled? *)
1600  if ea then
1601    match (ps,pt1,px1,pt0,px0) with
1602        _ -> assert false
1603  else
1604    status
1605;;
1606
1607let execute1 status =
1608  let instr,pc,ticks = fetch status.code_memory status.pc in
1609  let status = { status with clock = status.clock + ticks; pc = pc } in
1610  let status =
1611    (match instr with
1612        `ADD (`A,d1) ->
1613          let v,c,ac,ov =
1614            add8_with_c (get_arg_8 status false `A) (get_arg_8 status false d1) false
1615          in
1616          set_flags (set_arg_8 status v `A) c (Some ac) ov
1617      | `ADDC (`A,d1) ->
1618        let v,c,ac,ov =
1619          add8_with_c (get_arg_8 status false `A) (get_arg_8 status false d1) (get_cy_flag status)
1620        in
1621        set_flags (set_arg_8 status v `A) c (Some ac) ov
1622      | `SUBB (`A,d1) ->
1623        let v,c,ac,ov =
1624          subb8_with_c (get_arg_8 status false `A) (get_arg_8 status false d1) (get_cy_flag status)
1625        in
1626        set_flags (set_arg_8 status v `A) c (Some ac) ov
1627      | `INC `DPTR ->
1628        let cry, low_order_byte = half_add status.dpl (vect_of_int 1 `Eight) in
1629        let cry, high_order_byte = full_add status.dph (vect_of_int 0 `Eight) cry in
1630        { status with dpl = low_order_byte; dph = high_order_byte }
1631      | `INC ((`A | `REG _ | `DIRECT _ | `INDIRECT _) as d) ->
1632        let b = get_arg_8 status true d in
1633        let cry, res = half_add b (vect_of_int 1 `Eight) in
1634        set_arg_8 status res d
1635      | `DEC d ->
1636        let b = get_arg_8 status true d in
1637        let res,c,ac,ov = subb8_with_c b (vect_of_int 1 `Eight) false in
1638        set_arg_8 status res d
1639      | `MUL (`A,`B) ->
1640        let acc = int_of_vect status.acc in
1641        let b = int_of_vect status.b in
1642        let prod = acc * b in
1643        let ov = prod > 255 in
1644        let l = vect_of_int (prod  mod 256) `Eight in
1645        let h = vect_of_int (prod / 256) `Eight in
1646        let status = { status with acc = l ; b = h } in
1647         (* DPM: Carry flag is always cleared. *)
1648        set_flags status false None ov
1649      | `DIV (`A,`B) ->
1650        let acc = int_of_vect status.acc in
1651        let b = int_of_vect status.b in
1652        if b = 0 then
1653        (* CSC: ACC and B undefined! We leave them as they are. *)
1654          set_flags status false None true
1655        else
1656          let q = vect_of_int (acc / b) `Eight in
1657          let r = vect_of_int (acc mod b) `Eight in
1658          let status = { status with acc = q ; b = r } in
1659          set_flags status false None false
1660      | `DA `A ->
1661        let acc_upper_nibble, acc_lower_nibble = from_byte status.acc in
1662        if int_of_vect acc_lower_nibble > 9 or get_ac_flag status = true then
1663          let acc,cy,_,_ = add8_with_c status.acc (vect_of_int 6 `Eight) false in
1664          let acc_upper_nibble, acc_lower_nibble = from_byte acc in
1665          if int_of_vect acc_upper_nibble > 9 or cy = true then
1666            let cry,acc_upper_nibble = half_add acc_upper_nibble (vect_of_int 6 `Four) in
1667            let status = { status with acc = mk_byte acc_upper_nibble acc_lower_nibble } in
1668            set_flags status cry (Some (get_ac_flag status)) (get_ov_flag status)
1669          else
1670            status
1671        else
1672          status
1673      | `ANL (`U1(`A, ag)) ->
1674        let and_val = get_arg_8 status true `A -&- get_arg_8 status true ag in
1675        set_arg_8 status and_val `A
1676      | `ANL (`U2((`DIRECT d), ag)) ->
1677        let and_val = get_arg_8 status true (`DIRECT d) -&- get_arg_8 status true ag in
1678        set_arg_8 status and_val (`DIRECT d)
1679      | `ANL (`U3 (`C, b)) ->
1680        let and_val = get_cy_flag status && get_arg_1 status true b in
1681        set_flags status and_val None (get_ov_flag status)
1682      | `ORL (`U1(`A, ag)) ->
1683        let or_val = get_arg_8 status true `A -|- get_arg_8 status true ag in
1684        set_arg_8 status or_val `A
1685      | `ORL (`U2((`DIRECT d), ag)) ->
1686        let or_val = get_arg_8 status true (`DIRECT d) -|- get_arg_8 status true ag in
1687        set_arg_8 status or_val (`DIRECT d)
1688      | `ORL (`U3 (`C, b)) ->
1689        let or_val = get_cy_flag status || get_arg_1 status true b in
1690        set_flags status or_val None (get_ov_flag status)
1691      | `XRL (`U1(`A, ag)) ->
1692        let xor_val = get_arg_8 status true `A -^- get_arg_8 status true ag in
1693        set_arg_8 status xor_val `A
1694      | `XRL (`U2((`DIRECT d), ag)) ->
1695        let xor_val = get_arg_8 status true (`DIRECT d) -^- get_arg_8 status true ag in
1696        set_arg_8 status xor_val (`DIRECT d)
1697      | `CLR `A -> set_arg_8 status (zero `Eight) `A
1698      | `CLR `C -> set_arg_1 status false `C
1699      | `CLR ((`BIT _) as a) -> set_arg_1 status false a
1700      | `CPL `A -> { status with acc = complement status.acc }
1701      | `CPL `C -> set_arg_1 status (not $ get_arg_1 status true `C) `C
1702      | `CPL ((`BIT _) as b) -> set_arg_1 status (not $ get_arg_1 status true b) b
1703      | `RL `A -> { status with acc = rotate_left status.acc }
1704      | `RLC `A ->
1705        let old_cy = get_cy_flag status in
1706        let n1, n2 = from_byte status.acc in
1707        let (b1,b2,b3,b4),(b5,b6,b7,b8) = from_nibble n1, from_nibble n2 in
1708        let status = set_arg_1 status b1 `C in
1709        { status with acc = mk_byte (mk_nibble b2 b3 b4 b5) (mk_nibble b6 b7 b8 old_cy) }
1710      | `RR `A -> { status with acc = rotate_right status.acc }
1711      | `RRC `A ->
1712        let old_cy = get_cy_flag status in
1713        let n1, n2 = from_byte status.acc in
1714        let (b1,b2,b3,b4),(b5,b6,b7,b8) = from_nibble n1, from_nibble n2 in
1715        let status = set_arg_1 status b8 `C in
1716        { status with acc = mk_byte (mk_nibble old_cy b1 b2 b3) (mk_nibble b4 b5 b6 b7) }
1717      | `SWAP `A ->
1718        let (acc_nibble_upper, acc_nibble_lower) = from_byte status.acc in
1719        { status with acc = mk_byte acc_nibble_lower acc_nibble_upper }
1720      | `MOV(`U1(b1, b2)) -> set_arg_8 status (get_arg_8 status false b2) b1
1721      | `MOV(`U2(b1, b2)) -> set_arg_8 status (get_arg_8 status false b2) b1
1722      | `MOV(`U3(b1, b2)) -> set_arg_8 status (get_arg_8 status false b2) b1
1723      | `MOV(`U4(b1,b2)) -> set_arg_16 status (get_arg_16 status b2) b1
1724      | `MOV(`U5(b1,b2)) -> set_arg_1 status (get_arg_1 status false b2) b1
1725      | `MOV(`U6(b1,b2)) -> set_arg_1 status (get_arg_1 status false b2) b1
1726      | `MOVC (`A, `A_DPTR) ->
1727        let big_acc = mk_word (zero `Eight) status.acc in
1728        let dptr = mk_word status.dph status.dpl in
1729        let cry, addr = half_add dptr big_acc in
1730        let lookup = WordMap.find addr status.code_memory in
1731        { status with acc = lookup }
1732      | `MOVC (`A, `A_PC) ->
1733        let big_acc = mk_word (zero `Eight) status.acc in
1734        (* DPM: Under specified: does the carry from PC incrementation affect the *)
1735        (*      addition of the PC with the DPTR? At the moment, no.              *)
1736        let cry,inc_pc = half_add status.pc (vect_of_int 1 `Sixteen) in
1737        let status = { status with pc = inc_pc } in
1738        let cry,addr = half_add inc_pc big_acc in
1739        let lookup = WordMap.find addr status.code_memory in
1740        { status with acc = lookup }
1741      (* data transfer *)
1742      (* DPM: MOVX currently only implements the *copying* of data! *)
1743      | `MOVX (`U1 (a1, a2)) -> set_arg_8 status (get_arg_8 status false a2) a1
1744      | `MOVX (`U2 (a1, a2)) -> set_arg_8 status (get_arg_8 status false a2) a1
1745      | `SETB b -> set_arg_1 status true b
1746      | `PUSH (`DIRECT b) ->
1747       (* DPM: What happens if we overflow? *)
1748        let cry,new_sp = half_add status.sp (vect_of_int 1 `Eight) in
1749        let status = { status with sp = new_sp } in
1750        write_at_sp status b
1751      | `POP (`DIRECT b) ->
1752        let contents = read_at_sp status in
1753        let new_sp,_,_,_ = subb8_with_c status.sp (vect_of_int 1 `Eight) false in
1754        let status = { status with sp = new_sp } in
1755        let status = set_arg_8 status contents (`DIRECT b) in
1756        status
1757      | `XCH(`A, arg) ->
1758        let old_arg = get_arg_8 status false arg in
1759        let old_acc = status.acc in
1760        let status = set_arg_8 status old_acc arg in
1761        { status with acc = old_arg }
1762      | `XCHD(`A, i) ->
1763        let acc_upper_nibble, acc_lower_nibble = from_byte $ get_arg_8 status false `A in
1764        let ind_upper_nibble, ind_lower_nibble = from_byte $ get_arg_8 status false i in
1765        let new_acc = mk_byte acc_upper_nibble ind_lower_nibble in
1766        let new_reg = mk_byte ind_upper_nibble acc_lower_nibble in
1767        let status = { status with acc = new_acc } in
1768        set_arg_8 status new_reg i
1769      (* program branching *)
1770      | `JC (`REL rel) ->
1771        if get_cy_flag status then
1772          let cry, new_pc = half_add status.pc (sign_extension rel) in
1773          { status with pc = new_pc }
1774        else
1775          status
1776      | `JNC (`REL rel) ->
1777        if not $ get_cy_flag status then
1778          let cry, new_pc = half_add status.pc (sign_extension rel) in
1779          { status with pc = new_pc }
1780        else
1781          status
1782      | `JB (b, (`REL rel)) ->
1783        if get_arg_1 status false b then
1784          let cry, new_pc = half_add status.pc (sign_extension rel) in
1785          { status with pc = new_pc }
1786        else
1787          status
1788      | `JNB (b, (`REL rel)) ->
1789        if not $ get_arg_1 status false b then
1790          let cry, new_pc = half_add status.pc (sign_extension rel) in
1791          { status with pc = new_pc }
1792        else
1793          status
1794      | `JBC (b, (`REL rel)) ->
1795        let status = set_arg_1 status false b in
1796        if get_arg_1 status false b then
1797          let cry, new_pc = half_add status.pc (sign_extension rel) in
1798          { status with pc = new_pc }
1799        else
1800          status
1801      | `RET ->
1802        (* DPM: What happens when we underflow? *)
1803        let high_bits = read_at_sp status in
1804        let new_sp,cy,_,_ = subb8_with_c status.sp (vect_of_int 1 `Eight) false in
1805        let status = { status with sp = new_sp } in
1806        let low_bits = read_at_sp status in
1807        let new_sp,_,_,_ = subb8_with_c status.sp (vect_of_int 1 `Eight) cy in
1808        let status = { status with sp = new_sp } in
1809        { status with pc = mk_word high_bits low_bits }
1810      | `RETI ->
1811        let high_bits = read_at_sp status in
1812        let new_sp,_,_,_ = subb8_with_c status.sp (vect_of_int 1 `Eight) false in
1813        let status = { status with sp = new_sp } in
1814        let low_bits = read_at_sp status in
1815        let new_sp,_,_,_ = subb8_with_c status.sp (vect_of_int 1 `Eight) false in
1816        let status = { status with sp = new_sp } in
1817        { status with pc = mk_word high_bits low_bits }
1818      | `ACALL (`ADDR11 a) ->
1819        let cry, new_sp = half_add status.sp (vect_of_int 1 `Eight) in
1820        let status = { status with sp = new_sp } in
1821        let pc_upper_byte, pc_lower_byte = from_word status.pc in
1822        let status = write_at_sp status pc_lower_byte in
1823        let cry, new_sp = half_add status.sp (vect_of_int 1 `Eight) in
1824        let status = { status with sp = new_sp } in
1825        let status = write_at_sp status pc_upper_byte in
1826        let n1, n2 = from_byte pc_upper_byte in
1827        let (b1,b2,b3,_) = from_word11 a in
1828        let (p1,p2,p3,p4),(p5,_,_,_) = from_nibble n1, from_nibble n2 in
1829        let addr = mk_word (mk_byte (mk_nibble p1 p2 p3 p4) (mk_nibble p5 b1 b2 b3)) pc_lower_byte in
1830        { status with pc = addr }
1831      | `LCALL (`ADDR16 addr) ->
1832        let cry, new_sp = half_add status.sp (vect_of_int 1 `Eight) in
1833        let status = { status with sp = new_sp } in
1834        let pc_upper_byte, pc_lower_byte = from_word status.pc in
1835        let status = write_at_sp status pc_lower_byte in
1836        let cry, new_sp = half_add status.sp (vect_of_int 1 `Eight) in
1837        let status = { status with sp = new_sp } in
1838        let status = write_at_sp status pc_upper_byte in
1839        { status with pc = addr }
1840      | `AJMP (`ADDR11 a) ->
1841        let pc_upper_byte, pc_lower_byte = from_word status.pc in
1842        let n1, n2 = from_byte pc_upper_byte in
1843        let (p1,p2,p3,p4),(p5,_,_,_) = from_nibble n1, from_nibble n2 in
1844        let (b1,b2,b3,b) = from_word11 a in
1845        let addr = mk_word (mk_byte (mk_nibble p1 p2 p3 p4) (mk_nibble p5 b1 b2 b3)) b in
1846        let cry, new_pc = half_add status.pc addr in
1847        { status with pc = new_pc }
1848      | `LJMP (`ADDR16 a) ->
1849        { status with pc = a }
1850      | `SJMP (`REL rel) ->
1851        let cry, new_pc = half_add status.pc (sign_extension rel) in
1852        { status with pc = new_pc }
1853      | `JMP `IND_DPTR ->
1854        let dptr = mk_word status.dph status.dpl in
1855        let big_acc = mk_word (zero `Eight) status.acc in
1856        let cry, jmp_addr = half_add big_acc dptr in
1857        let cry, new_pc = half_add status.pc jmp_addr in
1858        { status with pc = new_pc }
1859      | `JZ (`REL rel) ->
1860        if status.acc = zero `Eight then
1861          let cry, new_pc = half_add status.pc (sign_extension rel) in
1862          { status with pc = new_pc }
1863        else
1864          status
1865      | `JNZ (`REL rel) ->
1866        if status.acc <> zero `Eight then
1867          let cry, new_pc = half_add status.pc (sign_extension rel) in
1868          { status with pc = new_pc }
1869        else
1870          status
1871      | `CJNE ((`U1 (`A, ag)), `REL rel) ->
1872        let new_carry = status.acc < get_arg_8 status false ag in
1873        if get_arg_8 status false ag <> status.acc then
1874          let cry, new_pc = half_add status.pc (sign_extension rel) in
1875          let status = set_flags status new_carry None (get_ov_flag status) in
1876          { status with pc = new_pc;  }
1877        else
1878          set_flags status new_carry None (get_ov_flag status)
1879      | `CJNE ((`U2 (ag, `DATA d)), `REL rel) ->
1880        let new_carry = get_arg_8 status false ag < d in
1881        if get_arg_8 status false ag <> d then
1882          let cry, new_pc = half_add status.pc (sign_extension rel) in
1883          let status = { status with pc = new_pc } in
1884          set_flags status new_carry None (get_ov_flag status)
1885        else
1886          set_flags status new_carry None (get_ov_flag status)
1887      | `DJNZ (ag, (`REL rel)) ->
1888        let new_ag,_,_,_ = subb8_with_c (get_arg_8 status true ag) (vect_of_int 1 `Eight) false in
1889        let status = set_arg_8 status new_ag ag in
1890        if new_ag <> zero `Eight then
1891          let cry, new_pc = half_add status.pc (sign_extension rel) in
1892          { status with pc = new_pc }
1893        else
1894          status
1895      | `NOP -> status) in
1896  let status = timers status ticks in
1897  let in_cont, `Out out_cont = status.io in
1898  let status = serial_port_input status in_cont in
1899  let status = serial_port_output status out_cont in
1900  let status = interrupts status in
1901  { status with previous_p1_val = get_bit status.p3 4;
1902    previous_p3_val = get_bit status.p3 5 }
1903;;
1904
1905(*
1906OLD output routine:
1907           (* Serial port output, part one *)
1908           let status =
1909             (match status.expected_out_time with
1910               `At t when status.clock >= t ->
1911                 { status with scon = set_bit status.scon 1 true; expected_out_time = `None }
1912              | _ -> status) in
1913
1914             (if status.expected_out_time = `Now then
1915               if get_bit status.scon 7 then
1916                 let exp_time, new_cont = out_cont status.clock (`SerialBuff (`Nine ((get_bit status.scon 3), status.sbuf))) in
1917                   { status with expected_out_time = `At exp_time; io = new_cont }
1918               else
1919                 let exp_time, new_cont = out_cont status.clock (`SerialBuff (`Eight status.sbuf)) in
1920                   { status with expected_out_time = `At exp_time; io = new_cont }               
1921             else
1922               status) in
1923*)
1924
1925let rec execute f s =
1926  let cont =
1927    try f s; true
1928    with Halt -> false
1929  in
1930  if cont then execute f (execute1 s)
1931  else s
1932;;
Note: See TracBrowser for help on using the repository browser.